.

1

画像信号処理装置

5 技術分野

25

本発明はプラズマディスプレイなどの画像信号処理装置に関する。

背景技術

プラズマディスプレイパネル (以下、「パネル」と略記する。) として代表的 な交流面放電型パネルには、対向配置された前面板と背面板との間に多数の放電 10 セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電 極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うよ うに誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複 数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデー 夕電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面と 15 に蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差する ように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガ スが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セル が形成される。このような構成のパネルにおいて、各放電セル内でガス放電によ り紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー 20 表示を行っている。

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。また、サブフィールド法の中でも、階調表現に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した新規な駆動方法が特開2000-242224号公報に開示されている。

一般に、この種のプラズマディスプレイの駆動制御に用いる画像信号処理装置には、映像信号処理用の半導体集積回路装置(LSI)と、このLSIの外部に

設けられ、LSIの動作を制御するデータを保持する外部メモリとしてのフラッシュROMとが使用され、LSI内部のROMアクセス制御回路とフラッシュROMとの間でデータ通信を行っている。すなわち、LSI内部のROMアクセス制御回路で、ROMアドレス、ROMイネーブル信号を作成し、フラッシュROMに対してそれらの信号を転送し、その信号を受けてフラッシュROMは、ROMアクセス制御回路に対して、あらかじめ保持している動作制御用のデータであるROMデータの転送を行っている。

近年、表示装置に対して高画質化の要求が強くなるに伴い、LSIの動作を制御するフラッシュROMのデータ量が多くなってきている。また、表示装置に対して、様々なフォーマットの信号入力が要求され、これにより垂直ブランキング期間が短くなる場合があり、この場合にはLSIの動作を制御するために必要なデータを垂直プランキング期間中に全て転送できないという課題が発生していた。

発明の開示

5

20

25

15 本発明はこのような画像信号処理装置において、高画質化および様々なフォーマット信号入力に伴う課題を解決することを目的とするものである。

本発明は、表示装置に映像出力データを出力する映像信号処理部およびこの映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、この半導体集積回路装置の外部に設けられかつ制御部に送るための制御データを保持するとともに制御部によりデータの読み出しが制御可能な外部メモリとを有し、外部メモリと制御部との間で転送されるデータは毎フィールド更新しなければならないデータと毎フィールド更新する必要のないデータとを有するとともに、映像出力データの垂直プランキング期間にデータを転送するように構成し、かつ毎フィールド更新する必要のないデータは複数に分割するとともに、複数のフィールドに分けて転送するように構成したものである。

また、本発明においては、映像信号処理部に毎フィールド更新しなければならないデータを保持するメモリと、毎フィールド更新する必要のないデータを保持するメモリとを設けたことを特徴とする。

本発明によれば、表示装置を駆動させるための制御データが増えても、垂直ブランキング期間に外部メモリと制御部との間でデータを転送することができる。

図面の簡単な説明

- 5 図1は本発明の一実施の形態におけるプラズマディスプレイのパネルの要部を 示す斜視図である。
 - 図2は同プラズマディスプレイパネルの電極配列図である。
 - 図3は同プラズマディスプレイの全体構成図である。
- 図4は本発明の一実施の形態における画像信号処理装置を示すプロック図であ 10 る。
 - 図5は同装置において、データ転送を説明するための説明図である。
 - 図6は同装置において、2分割してデータ転送する場合の一例を説明するための説明図である。
- 図7は同装置において、4分割してデータ転送する場合の一例を説明するため 15 の説明図である。

発明を実施するための最良の形態

以下、本発明の一実施の形態における画像信号処理装置について、プラズマディスプレイを例にして、図面を用いて説明する。

20 図1は本発明の一実施の形態によるプラズマディスプレイに用いるパネルの要部を示す斜視図である。パネル1は、ガラス製の前面基板2と背面基板3とを対向配置して、その間に放電空間を形成するように構成されている。前面基板2側から見て、前面基板2上には表示電極を構成する走査電極4と維持電極5とが互いに平行に対をなして複数形成されている。そして、走査電極4および維持電極25 を覆うように誘電体層6が形成され、誘電体層6上には保護層7が形成されている。また、背面基板3上には絶縁体層8で覆われた複数のデータ電極9が付設され、データ電極9の間の絶縁体層8上にデータ電極9と平行して隔壁10が設けられている。また、絶縁体層8の表面および隔壁10の側面に蛍光体層11が設けられている。そして、走査電極4および維持電極5とデータ電極9とが交差

する方向に前面基板 2 と背面基板 3 とを対向配置しており、その間に形成される 放電空間には、放電ガスとして、たとえばネオンとキセノンの混合ガスが封入さ れている。

図 2 はパネルの電極配列図である。行方向にn本の走査電極 $SCN1\sim SCN$ n (図 1 の走査電極 4) およびn本の維持電極 $SUS1\sim SUSn$ (図 1 の維持電極 5) が交互に配列され、列方向にm本のデータ電極 $D1\sim Dm$ (図 1 のデータ電極 9) が配列されている。そして、1 対の走査電極SCNi および維持電極 $SUSi(i=1\sim n)$ と1 つのデータ電極 $Dj(j=1\sim m)$ とが交差した部分に放電セルが形成され、放電セルは放電空間内に $m\times n$ 個形成されている。

5

10 図3はプラズマディスプレイの全体構成図である。このプラズマディスプレイは、パネル1、データ電極駆動回路12、走査電極駆動回路13、維持電極駆動回路14、タイミング発生回路15、AD(アナログ・デジタル)変換器18、フォーマット変換部19、サブフィールド変換部20および電源回路(図示せず)を備えている。

15 図3において、画像信号sigはAD変換器18に入力される。また、水平同期信号Hおよび垂直同期信号Vはタイミング発生回路15、AD変換器18、フォーマット変換部19、サブフィールド変換部20に与えられる。AD変換器18は、画像信号sigをデジタル信号の画像データに変換し、その画像データをフォーマット変換部19に与える。フォーマット変換部19は、画像データをパネル1の画素数に応じた画像データに変換し、サブフィールド変換部20に与える。サブフィールド変換部20は、各画素の画像データを複数のサブフィールドに対応する複数のピットに分割し、サブフィールド毎の画像データをデータ電極駆動回路12は、サブフィールド毎の画像データを表データ電極D1~Dmに対応する信号に変換し各データ電極を駆動する。

タイミング発生回路15は、水平同期信号Hおよび垂直同期信号Vをもとにしてタイミング信号を発生し、各々走査電極駆動回路13および維持電極駆動回路14に与える。走査電極駆動回路13は、タイミング信号に基づいて走査電極S

CN1~SCNnに駆動波形を供給し、維持電極駆動回路14は、タイミング信号に基づいて維持電極SUS1~SUSnに駆動波形を供給する。

図4は本発明の一実施の形態におけるプラズマディスプレイの駆動回路部分の詳細を示すプロック図である。図4に示すように、プラズマディスプレイの駆動 回路部分は、表示装置であるパネルのデータ電極駆動回路12に映像出力データを出力する半導体集積回路装置である映像信号処理用のLSI21と、このLSI21に接続されこのLSI21内部の制御部としてのROMアクセス制御回路 22と制御データをやり取りするための外部メモリであるフラッシュROM23 とから構成されている。前記LSI21内部には、前記フォーマット変換部19 から送られてくる映像入力データを受けて画質補正の信号処理を行う画質補正回路24と、この画質補正回路24の出力データに基づきサプフィールド毎の信号を生成するサプフィールド変換回路25から送られてくる信号に基づき映像出力データを生成する映像信号出力回路26とからなる映像信号処理部が設けられている。

また、この映像信号処理部の画質補正回路24およびサブフィールド変換回路25は、ROMアクセス制御回路22により読み出されたフラッシュROM内に保持されているROMデータに基づいて動作が制御されるように構成されている。この映像信号処理部の画質補正回路24およびサブフィールド変換回路25それぞれには、それぞれの回路動作制御のために送られてくるROMデータを保持するためのメモリであるSRAM24aおよびSRAM25aが設けられている。

すなわち、LSI21外部のフラッシュROM23には、画質補正回路24およびサブフィールド変換回路25で必要となるデータが格納されており、垂直ブランキング期間中にLSI21内部にフィールド毎に取り込まれる。ROMアクセス制御回路22では、ROMアドレス、ROMイネーブルの信号を作成し、フラッシュROM23に対してそれらの信号を転送し、その信号を受けてフラッシュROM23は、ROMアクセス制御回路22に対してROMデータの信号を転送する。この転送されてきたROMデータは、前記画質補正回路24およびサブフィールド変換回路25のそれぞれのSRAM24a、25aに保持され、この

25

データに基づき画質補正回路24およびサブフィールド変換回路25の動作が制御される。

また、前記LSI21は、LSI21へのデータの入力用の入力端子27a、データの出力用の出力端子27b、データの入出力用の入出力端子27cを備えており、映像信号出力回路26から出力される映像出力データは、出力端子27b および入出力端子27c を通して表示装置のデータ電極駆動回路12に送られる。また、ROMアクセス制御回路22とLSI21外部のフラッシュROM23とは、入出力端子27c を通して接続されており、一部の入出力端子27c は、前記表示装置のデータ電極駆動回路12およびフラッシュROM23に共通に接続されている。

そして、LSI21内部において、LSI21のROMアクセス制御回路22からフラッシュROM23にROMアドレス、ROMイネーブルの信号を転送するライン上には、LSI21の入力端子27aから送られる非同期リセット信号により制御されるバッファ28、29が挿入配置されている。このバッファ28、29は、非同期リセット信号がイネーブルになっている期間中、ROMアドレス、ROMイネーブルの信号を開放するように構成されており、このため非同期リセット信号をイネーブル状態にすることにより、その期間中、他のROMデータ書き込み装置30により、フラッシュROM23のデータ内容を更新することが可能である。

10

20 また、LSI21において、映像信号出力回路26から出力される映像出力データは、出力端子27bから表示装置のデータ電極駆動回路12に転送するラインと、ROMアクセス制御回路22からのROMアドレスの信号と共通のラインで、セレクタ31、バッファ28を通して入出力端子27cから表示装置のデータ電極駆動回路12に転送するラインと、フラッシュROM23からROMアクセス制御回路22に転送されるROMデータの信号と共通のラインで、入出力制御手段であるI/O制御部32を通して入出力端子27cから表示装置のデータ電極駆動回路12に転送するラインを通して、表示装置のデータ電極駆動回路12に転送するラインを通して、表示装置のデータ電極駆動回路12に送られる。すなわち、LSI21の入出力端子27cは、映像信号出力回路26からの映像出力データを出力するための端子として使用するとともに、RO

Mアクセス制御回路22とフラッシュROM23との間でROMアドレス、ROMデータを転送するための端子として使用するように構成しており、前記各データは時間軸上で多重化して送られるように構成されている。

ここで、LSI21のROMアドレス端子、ROMデータ端子をそれぞれLS I21の映像出力データの出力端子と共用し、各データを時間軸上で多重化して 送信する場合の例を図5~図7を用いて説明する。

図5 Aは垂直同期信号、図5 BはLSI21と表示装置およびフラッシュROM23との間の転送データ、図5 Cは転送データにおけるROMデータの一例によるデータパターンを示している。図5において、有効映像期間A中は、LSI21内部の映像信号出力回路26から出力される映像出力データがLSI21外部のデータ電極駆動回路12に対して転送される。一方、垂直ブランキング期間B中は、LSI21内部のROMアクセス制御回路22からROMアドレス、ROMイネーブルの信号がLSI21外部のフラッシュROM23に対して転送される。そして、このROMアドレス、ROMイネーブルの信号を受けて、フラッシュROM23からLSI21に対して、図5 Cに示すように、毎フィールド更新しなければならないデータd1-A、d1-B・・と、毎フィールド更新する必要のないデータd2からなるROMデータが転送される。

ここで、垂直ブランキング期間B内にすべてのROMデータをLSI21に転送する必要がある。そこで、毎フィールド同一のデータd2については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でもROMデータをLSI21に転送することができる。図6および図7に、毎フィールド更新する必要のないデータd2を複数に分割するとともに、複数のフィールドに分けて転送する場合の概念を説明するための図を示している。

図 6 は毎フィールド同一のデータ d 2 について、2 分割して2 つのフィールド 25 に分けて転送する場合の概念を説明するための図で、図 6 A に示すようなR O M データについて、図 6 B のようにフィールド毎に、可変データ d 1 - A、d 1 - B・・と同一データ d 2 からなるデータを転送するのではなく、図 6 C、D に示すように、同一のデータ d 2を2 分割してデータ d 2 - a、d 2 - bとし、可変データ d 1 - AをS R A M 2 4 a に転送するときに分割したデータ d 2 - aをS

RAM 2 5 a に転送し、次のフィールドで可変データ d 1 - BをSRAM 2 4 a に転送するときに、分割した残りのデータ d 2 - bをSRAM 2 5 a に転送するものである。最初のフィールドで可変データ d 1 - Aを転送する際にSRAM 2 5 a に転送したデータ d 2 - a は、次のフィールドで可変データ d 1 - Bを転送する際には更新しないでそのまま SRAM 2 5 a に保持される。また、次のフィールドでは、データ d 2 - b のみが転送されて SRAM 2 5 a に保持される。そして、次の次のフィールドで可変データ d 1 - C が転送される際に、SRAM 2 5 a に保持されているデータ d 2 - a とデータ d 2 - b はデータ d 2 として更新される。このデータ転送を交互に繰り返すことにより、フィールド毎に同一データ d 2 を分割して SRAM 2 5 a に転送する。

図7はフィールド毎に同一データd2を4分割して転送する場合の例を示す図で、図7AにROMデータを示し、図7B~Eにフィールド毎に転送するデータを示しており、データ転送の動作は上記図6の2分割する場合と同様な動作を行う。

15 このように毎フィールド同一のデータ d 2 については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でもROMデータを LSI21に転送することができる。

また、上記のように、半導体集積回路装置に表示装置およびフラッシュメモリに共通に接続される端子を設け、その端子を通して表示装置に映像出力データを出力するとともに、制御部とフラッシュメモリとの間でデータを転送するように構成したもので、表示装置を駆動させるための映像データが増えても、LSIの端子数が増え、チップ面積が大きくなるのを防ぐことができる。

産業上の利用可能性

20

25 以上のように本発明によれば、プラズマディスプレイなどのデジタル表示装置 の高画質化および様々なフォーマットの信号入力に適する画像信号処理装置を提 供することができる。

請求の範囲

- 表示装置に映像出力データを出力する映像信号処理部および前記映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置の外部に設けられかつ前記制御部に送るための制御データを保持するとともに前記制御部によりデータの読み出しが制御可能な外部メモリとを有し、前記外部メモリと前記制御部との間で転送されるデータは毎フィールド更新しなければならないデータと毎フィールド更新する必要のないデータとを有するとともに、前記映像出力データの垂直プランキング期間にデータを転送するように構成し、かつ前記毎フィールド更新する必要のないデータは複数に分割するとともに、複数のフィールドに分けて転送するように構成したことを特徴とする画像信号処理装置。
- 15 2. 前記映像信号処理部に毎フィールド更新しなければならないデータを保持 するメモリと、毎フィールド更新する必要のないデータを保持するメモリ とを設けたことを特徴とする請求項1に記載の画像信号処理装置。

要約書

映像信号処理部の動作を制御するデータを保持するROMアクセス制御回路 (22)とを備えたLSI(21)と、このLSI(21)の外部に設けられか つROMアクセス制御回路(22)に送るための制御データを保持するとともに ROMアクセス制御回路(22)によりデータの読み出しが制御可能なフラッシュROM(23)とを有し、フラッシュROM(23)とROMアクセス制御回路(22)との間で転送されるデータは毎フィールド更新しなければならないデータと毎フィールド更新する必要のないデータとを有するとともに、前記映像出力データの垂直ブランキング期間にデータを転送する。このような構成により、 垂直ブランキング期間を利用して必要なデータを確実に転送できる。




FIG. 2






FIG. 3










FIG. 6A


FIG. 6B

FIG. 6C



SRAM24a	d1-A
SRAM25a	d2-a
	d2-b





図面の参照符号の一覧表

- 21 LSI
- 22 ROM アクセス制御回路
- 23 フラッシュ ROM
- 24a, 25a SRAM
- 26 映像信号出力回路
- 27c 入出力端子
- 28、29 バッファ
- 31 セレクタ
- 32 I/O 制御部